Informática, perguntado por mzd2, 4 meses atrás

PERGUNTA 1

A expressão simplificada de um circuito combinatório que identifica se um dígito em BCD (cuja representação em 4 bits é abcd) é divisível por 3 é:

(Anexo)

PERGUNTA 2

Na figura a seguir apresentamos um decodificador com saída ativa alta.

A expressão da saída X em função das entradas (a,b,c) , considerando que o bit da entrada a é o mais significativo, é
(Anexo)

PERGUNTA 3

Considere o circuito a seguir:

A função lógica do circuito, a partir das entradas (R,S1,S0) , para a saída Z é:

(Anexo)

PERGUNTA 4

Considere o seguinte código VHDL:

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;
entity circuito is

Port ( SEL : in STD_LOGIC;
A,B : in STD_LOGIC_VECTOR (3 downto 0);
X : out STD_LOGIC_VECTOR (3 downto 0));
end circuito;
architecture arq of circuito is
begin

X <= A when (SEL = '0') else B;

end arq;

Esse código VHDL implementa qual componente?

a.
Multiplexador 4-para-1 de 3 bits.

b.
Decodificador de 4 bits.

c.
Multiplexador 2-para-1 de 4 bits.

d.
Multiplexador 4-para-1 de 1 bit.

e.
Somador/Subtrator de 4 bits.

1 pontos

PERGUNTA 5

Considere o circuito comparador da figura a seguir

O circuito comparador da figura, com entrada de quatro bits X igual a x com 3 subscrito x com 2 subscrito x com 1 subscrito x com 0 subscrito , possui saída alta ‘1’, quando:

a.
<4

b.
2 <<5

c.
<5

d.
>4

e.
=4

PERGUNTA 6

Na soma dos números de 8 bits: 10110101+11010010 , quais sinais, carry ou overflow, são gerados?

a.
Nenhum dos dois sinais.

b.
Não é possível responder apenas com esta informação.

c.
Ambos os sinais de carry e overflow.

d.
Apenas o sinal de carry.

e.
Apenas o sinal de overflow.

1 pontos

PERGUNTA 7

Considere o seguinte somador:




Para o somador mostrado na figura, o valor da soma completa abre parênteses começar estilo em linha soma de 6 de fim do estilo vírgula começar estilo em linha soma de 5 de fim do estilo vírgula........ vírgula começar estilo em linha soma de 1 de fim do estilo fecha parênteses é

(Anexo)

PERGUNTA 8

Os intervalos de valores de um número de 8 bits representando números inteiros sem sinal (NSS), números em complemento de um (C1) e número em complemento de dois (C2) são, respectivamente:

a.
NSS: de 0 a 512; C1: de -255 a 255; C2: de -256 a 255

b.
NSS: de 0 a 7; C1: de -4 a 3; C2: de -3 a 4

c.
NSS: de 0 a 255; C1: de 0 a 255; C2: de -128 a 127

d.
NSS: de 0 a 255; C1: de -127 a 127; C2: de -128 a 127

e.
NSS: de 0 a 255; C1: de -127 a 127; C2: de -127 a 128

1 pontos

PERGUNTA 9

As representações do número −91 , em números de 8 bits, pela representação em sinal magnitude (SM), Complemento de 1 (C1) e Complemento de 2 (C2) são, respectivamente:

a.
SM: 01011011, C1: 10100100, C2: 01011011

b.
SM: 11011011, C1: 11011011, C2: 00100100

c.
SM: 11011011, C1: 10100100, C2: 10100101

d.
SM: 11011011, C1: 10100101, C2: 10100110

e.
SM: 01011011, C1: 10100100, C2: 10100101

1 pontos

PERGUNTA 10

O número de 8 bits 100010112 , na representação em complemento de 2, equivale a:

a.
– 11

b.
+ 139

c.
– 117

d.
– 116

e.
– 115

Anexos:

Soluções para a tarefa

Respondido por carooooooooooooooooo
5

Resposta:

Considere o seguinte somador ... 100011

O número de 8 bits ... -117

As representações do número -91 ... SM: 11011011, C1: 10100100, C2:10100101

Na figura a seguir apresentamos ... ¯a bc+a¯b c+ab¯c+abc

Considere o circuito comparador ... x<5

A expressão simplificada ... ad+bc¯d+¯b cd+¯a¯b¯c¯d

Os intervalos de valores de um número ...NSS: de 0 a 255, C1: de -127 a 127, C2: de -128 a 127

Explicação:


carooooooooooooooooo: Eu errei essas(2 tentativas)
Considere o seguinte código VHDL ... Multiplexador de 4-para-1 de 3 bits / Multiplexador de 4-para-1 de 1 bit (ERRADAS)
Considere o circuito a seguir ... ¯(R+S¹+S²)/ R+S¹+S² (ERRADAS)
Na soma dos números ... nenhum dos dois sinais / apenas o sinal overflow (ERRADAS)
guilhermefernandoalb: pergunta 6 a resposta é apenas o sinal carry
guilhermefernandoalb: pergunta 4 resposta correta é multiplexador de 2
guilhermefernandoalb: pergunta 3 resposta letra c
flaviolacerdajesus: Considere o circuito a seguir ... ¯(R+S¹+S²) / R+S¹+S² / R.S¹.S² (ERRADAS)
flaviolacerdajesus: Considere o circuito a seguir ... Z=R (ex-or) S¹ (ex-or) S² CORRETA!!!
Perguntas interessantes