Question

Para o computador MIPS pipeline da Fig.1, quando uma instrução sw estiver no estágio EX quais os sinais de controle devem estar ativos, no latch IDEX nos campos (EX, M e WB)?

Answer 1

Resposta:

muita São diferentes tipos