Question

2. Determine a forma de onda da saída Q do FF, mostrado na Figura abaixo. Veja que as entradas síncronas J e K valem 1 o tempo todo. Considere inicialmente Q = 0 e lembre-se de que as entradas assíncronas se sobrepõem a todas as outras. Mantenha a coerência de
tempo, desenhando a forma de onda necessária logo abaixo das demais. Utilize régua e faça pontilhados verticais para mostrar os momentos das transições.​

Answer 1

Para acompanhar a explicação deste exercício, é essencial que se tenha claro o funcionamento do SR Latch.

Para nos auxiliar vamos lembrar a tabela de estados:

                  $\begin{array}{|c|c|c|c|c|}\overline{S}&\overline{R}&Q&\overline{Q}&Estado\\1&0&0&1&RESET\\0&1&1&0&SET\\1&1&Q_{t-1}&\overline{Q}_{t-1}&MEMORIA\\0&0&1&1&PROIBIDO\end{array}$

Vamos agora ver um pouquinho do JK Flip Flop apenas com entradas síncronas e, posteriormente, podemos estudar os efeitos das entradas assíncronas nessa configuração.

Como podemos ver na tabela acima, o SR Latch possui um "problema": seu Estado Proibido.

O JK Flip Flop traz uma forma de "corrigir" este estado, ou seja, evitar que tenhamos um estado em que o registrador tenha suas duas saídas (Q e Q') no mesmo nível lógico ("0" ou "1").

A partir daqui, acompanhe com auxílio do desenho anexado à resolução.

A solução trazida por este novo registrador adiciona mais duas portas NANDs com suas saídas ligadas às entradas de Set e Reset de um SR Latch.

O NAND A, ligado ao Set do SR Latch, possui as entradas J, Clock e Q' (realimentação). Já o outro NAND B, ligado ao Reset, terá entradas K, Clock e Q (realimentação).

Esta nova configuração de registrador provocará uma diferença (correção) apenas no Estado Proibido do SR Latch, os outros estados permanecerão inalterados.

Vamos então ver o que acontece para J=1 e K=1, o que seria um estado proibido no SR Latch.  

J=1 e K=1

Vamos considerar aqui que tenhamos, previamente, saídas Q=0 e Q'=1 e que o clock esteja acionado.

No NAND A teremos suas duas entradas (J, Q') em nível lógico alto ("1") e o clock acionado, portanto a saída estará em nível lógico baixo ("0"). Já o NAND B terá entrada K em "1", clock acionado e Q em "0", ou seja, veremos "1" na sua saída.  

Com isso, teremos a entrada de Set do SR Latch em "0" e a de Reset, em "1", ou seja, operação no Estado de Set (Q=1 e Q'=0).

Mantendo J=K='1', temos agora Q=1 e Q'=0, os NAND's A e B terão saídas, respectivamente, em "1" e "0" e, dessa forma, o Latch operará no Estado de Reset (Q=0 e Q'=1).

Perceba então que, ao mantermos J e K em nível lógico alto, as saídas do Flip Flop permanecerão em constante alternância, mas nunca teremos Q=Q' como era visto antes no Estado Proibido do SR Flip Flop. Este estado é conhecido como Estado de Toggle (ou Alternância/Inversão).

                  $\begin{array}{|c|c|c|c|c|c|}CLK&J&K&Q&\overline{Q}&Estado\\\downarrow&1&0&0&1&RESET\\\downarrow&0&1&1&0&SET\\\downarrow&1&1&Q_{t-1}&\overline{Q}_{t-1}&MEMORIA\\\downarrow&0&0&\overline{Q}_{t-1}&Q_{t-1}&TOGGLE\\\uparrow&X&X&Q_{t-1}&\overline{Q}_{t-1}&MEMORIA\end{array}$

O exercício nos lembra ainda de uma modificação no JK Flip Flop com adição de duas entradas assíncronas (independentes do clock): Preset (PRE) e Clear (CLR)

Pelas características das portas NAND, sabemos que, caso uma das entradas esteja em nível lógico baixo ("0") sua saída estará em nível lógico alto, independentemente de outras entradas. Isto explica o porquê de dizermos que o Preset e o Clear se sobreporem às entradas síncronas.

PRE'=0 e CLR'=1:

A saída Q do registrador ficará em nível lógico alto e Q', em nível lógico baixo.

PRE'=1 e CLR'=0:

A saída Q do registrador ficará em nível lógico baixo e Q', em nível lógico alto.

PRE'=1 e CLR'=1:

Neste estado, as entradas não terão influência nas saídas, o JK-FF operará normalmente.

PRE'=0 e CLR'=0:

Como acontecia no SR Latch, teremos aqui também um estado proibido com as saídas Q e Q' apresentando mesmo nível lógico.

Podemos então montar uma tabela de estados pra esse Flip Flop:

          $\begin{array}{|c|c|c|c|c|c|c|c|}CLK&J&K&PRE&CLR&Q&\overline{Q}&Estado\\X&X&X&0&0&-&-&PROIBIDO\\X&X&X&1&0&0&1&RESET\\X&X&X&0&1&1&0&SET\\\downarrow&1&0&1&1&0&1&RESET\\\downarrow&0&1&1&1&1&0&SET\\\downarrow&1&1&1&1&Q_{t-1}&\overline{Q}_{t-1}&MEMORIA\\\downarrow&0&0&1&1&\overline{Q}_{t-1}&Q_{t-1}&TOGGLE\\\uparrow&X&X&1&1&Q_{t-1}&\overline{Q}_{t-1}&MEMORIA\end{array}$

Dessa forma, como mostrado na pelas formas de onda, teremos a seguinte sequencia de estados no FF: Toggle, Toggle, Clear, Clear, Toggle, Toggle, Clear, Clear, Preset, Toggle, Toggle.

$\Huge{\begin{array}{c}\Delta \tt{\!\!\!\!\!\!\,\,o}\!\!\!\!\!\!\!\!\:\,\perp\end{array}}Qualquer~d\acute{u}vida,~deixe~ um~coment\acute{a}rio$